

实验三 计数器的设计及应用实验

1. 实验目的:

学习时序逻辑电路计数器的设计方法及应用。

2. 实验内容:

用 verilog 生成一个具有清零功能的十进制减法计数器。

用绑定的 CLR 开关实现清零，单步调试按钮模拟时钟信号。

(1) 设计完成的器件功能简述

LED 灯对应 FPGA 的引脚:

Led15	Led14	Led13	Led12
H7	D5	A3	A5

拨码开关对应 FPGA 引脚:

复位按键 RST	单步调试按键 CLK
Y3	Y5
按下为低电平	在拨码开关右边


(2) verilog 程序

```
module counter(clk,rst,count);
input clk,rst;
output [3:0] count;
reg [3:0] q;
assign count = q;
always@(posedge clk)
begin
    if(!rst)
        q <= 9;
    else if(q <= 4'd0)
        q <= 9;
    else
        q <= q - 1;
end
endmodule
```

(3) 仿真文件

```
module counter_tb(    );
reg rst;
reg clk;
wire [3:0] count;
```

(4) 电路原理图 (RTL)




3. 简要操作步骤

- (1) 根据 Vivado 的设计流程，先建立本次实验项目的工程文件；
- (2) 建立本次实验内容的 Verilog 功能模块，修改语法错误；
- (3) 编译综合，直到没有错误，查看综合结果（原理图及资源利用报告）；
- (4) 建立约束文件 xdc，生成 bit 文件；
`set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets clk_IBUF]`
- (5) 正确连接实验箱，下载 bit 文件，记录实验现象及结果。

4. 实验结果

(1) 功能仿真波形



(2) 实验现象记录



